Повне пояснення процесу виготовлення мікросхем (2/2): від вафельної упаковки та тестування

Виробництво кожного напівпровідникового продукту вимагає сотень процесів, а весь виробничий процес поділяється на вісім кроків:Обробка вафель - окислення - Фотолітографія - Травлення - Тонке осадження плівки - Взаємозв'язок - тестування - упаковка.

---

Крок 5: Тонке осадження плівки

Для того, щоб створити мікропристрої всередині мікросхеми, нам потрібно постійно осідати шари тонких плівок і видалити зайві частини за допомогою травлення, а також додати деякі матеріали для розділення різних пристроїв. Кожна комірка транзистора або пам'яті побудована крок за кроком через наведений вище процес. "Тонка плівка", про яку ми говоримо тут, відноситься до "плівки" з товщиною менше 1 мкм (мкм, мільйонна частина метра), яку неможливо виготовити звичайними методами механічної обробки. Процес розміщення плівки, що містить необхідні молекулярні або атомні одиниці на пластині, є "осадженням".

Для формування багатошарової напівпровідникової структури нам потрібно спочатку зробити стек пристрою, тобто по черзі укладіть кілька шарів тонких металевих (електропровідних) плівок та діелектричних (ізоляційних) плівок на поверхні пластини, а потім видаліть зайві частини через повторні процеси травлення, утворюючи тривимірну структуру. Методи, які можуть бути використані для процесів осадження, включають хімічне осадження пари (ССЗ), осадження атомного шару (ALD) та фізичне осадження пари (PVD), а методи, що використовують ці методики, можна розділити на сухе та вологе осадження.

Хімічне осадження пари (CVD)

При хімічному осадженні пари гази -попередники реагують у реакційній камері, утворюючи тонку плівку, прикріплену до поверхні пластини та побічних продуктів, які викачуються з камери. Хімічне осадження пари, посилене плазмою, використовує плазму для генерування газів-реагентів. Цей метод знижує температуру реакції, що робить її ідеальною для температурних структур. Використання плазми також може зменшити кількість депозитів, часто призводить до вищої якості плівок.

Осадження атомного шару (ALD)

Осадження атомного шару утворює тонкі плівки, осідаючи лише кілька атомних шарів одночасно. Ключовим фактором цього методу є цикл незалежних кроків, які виконуються в певному порядку, і підтримувати хороший контроль. Покриття поверхні вафлі попередником є ​​першим кроком, а потім вводиться різні гази для реагування з попередником, щоб утворити потрібну речовину на поверхні вафлі.

Фізичне осадження пари (PVD)

Як випливає з назви, фізичне осадження пари відноситься до утворення тонких плівок фізичними засобами. Розпилення - це фізичний метод осадження пари, який використовує плазму аргону для розпилення атомів з цілі та осаджуйте їх на поверхні пластини, щоб утворити тонку плівку. У деяких випадках осаджену плівку можна лікувати та вдосконалювати за допомогою таких методів, як ультрафіолетова термічна обробка (UVTP).

Крок 6: взаємозв'язок

Провідність напівпровідників знаходиться між провідниками та непровідниками (тобто ізоляторами), що дозволяє нам повністю контролювати потік електроенергії. Процеси літографії, травлення та осадження на основі вафельних виробів можуть будувати такі компоненти, як транзистори, але їх потрібно підключити, щоб забезпечити передачу та прийом сили та сигналів.

Метали використовуються для взаємозв'язку ланцюга через їх провідність. Метали, що використовуються для напівпровідників, повинні відповідати наступним умовам:

· Низький опір: Оскільки металеві ланцюги повинні пройти струм, метали в них повинні мати низьку опір.

· Термохімічна стабільність: Властивості металевих матеріалів повинні залишатися незмінними під час процесу взаємозв'язку металу.

· Висока надійність: По мірі розвитку інтегрованої схеми, навіть невелика кількість матеріалів металевих взаємозв'язків повинна мати достатню міцність.

· Вартість виробництва: Навіть якщо перші три умови виконані, матеріальна вартість занадто висока, щоб задовольнити потреби масового виробництва.

Процес взаємозв'язку в основному використовує два матеріали, алюміній та мідь.

Процес алюмінієвого взаємозв'язку

Процес алюмінієвого взаємозв'язку починається з осадження алюмінію, застосування фоторезистів, експозиції та розвитку з подальшим травленням для вибіркового видалення надлишкового алюмінію та фоторезистів перед входом у процес окислення. Після завершення вищезазначених кроків процеси фотолітографії, травлення та осадження повторюються до завершення взаємозв'язку.

Окрім відмінної провідності, алюміній також легко фотолітограф, травлення та родовище. Крім того, він має низьку вартість і хорошу адгезію до оксидної плівки. Її недоліки полягають у тому, що його легко роз'єднати і мають низьку температуру плавлення. Крім того, щоб запобігти реагуванню алюмінію з кремнію та спричиняючи проблеми з з'єднанням, для відокремлення алюмінію від пластини необхідно додати металеві відкладення. Цей родовище називається "бар'єрний метал".

Алюмінієві схеми утворюються за допомогою осадження. Після того, як пластина потрапляє у вакуумну камеру, тонка плівка, утворена алюмінієвими частинками, прилипне до пластини. Цей процес називається "осадження пари (VD)", яке включає хімічне осадження пари та фізичне осадження пари.

Процес мідного взаємозв'язку

У міру того, як напівпровідникові процеси стають більш досконалими, а розміри пристроїв скорочуються, швидкість з'єднання та електричні властивості алюмінієвих ланцюгів вже не є адекватними, і потрібні нові провідники, які відповідають як вимогам розміру, так і витратами. Перша причина мідь може замінити алюміній - це те, що він має нижчий опір, що дозволяє швидше швидкості з'єднання пристрою. Мідь також більш надійна, оскільки вона стійкіша до електроміграції, рух іонів металів, коли струм протікає через метал, ніж алюміній.

Однак мідь не легко утворює сполуки, що ускладнює випаровування та видалення з поверхні вафлі. Щоб вирішити цю проблему, замість травлення міді, ми осаджуємо та протравли діелектричні матеріали, які утворюють моделі металевих ліній, що складаються з окопів і віас, де це необхідно, а потім заповнюють вищезазначені "візерунки" міддю для досягнення взаємозв'язку, процес, який називається "Дамасцен".

Оскільки атоми міді продовжують дифундувати на діелектрик, ізоляція останнього зменшується і створює бар'єрний шар, який блокує атоми міді від подальшої дифузії. Потім на шарі бар'єрного шару утворюється тонкий мідний насінний шар. Цей крок дозволяє електроплати, що є заповненням високих моделей співвідношення сторін з міддю. Після заповнення надлишкову мідь можна видалити методом металевого хімічного механічного полірування (CMP). Після завершення може бути осаджена оксидна плівка, а зайву плівку можна видалити за допомогою фотолітографії та процесів травлення. Наведений вище процес потрібно повторити до тих пір, поки мідний взаємозв'язок не буде завершено.

З вищезазначеного порівняння видно, що різниця між мідним взаємозв'язком та алюмінієвим взаємозв'язком полягає в тому, що надлишок міді видаляється металевим CMP, а не травленням.

Крок 7: Тестування

Основна мета тесту - перевірити, чи відповідає якість напівпровідникової мікросхеми певного стандарту, щоб усунути несправні продукти та підвищити надійність мікросхеми. Крім того, перевірені дефектні продукти не входитимуть на крок упаковки, що допомагає заощадити витрати та час. Електронне сортування штампів (ЕД) - це метод випробування для вафель.

EDS - це процес, який перевіряє електричні характеристики кожного мікросхеми у стані вафель і тим самим покращує вихід напівпровідника. Едс можна розділити на п’ять кроків, таким чином:

01 Моніторинг електричних параметрів (EPM)

EPM - це перший крок у тестуванні напівпровідникових мікросхем. Цей крок перевірить кожен пристрій (включаючи транзистори, конденсатори та діоди), необхідні для інтегрованих напівпровідників, щоб переконатися, що їх електричні параметри відповідають стандартам. Основна функція EPM полягає у наданні вимірюваних електричних характеристик, які будуть використані для підвищення ефективності процесів виробництва напівпровідників та продуктивності продукції (а не для виявлення дефектних продуктів).

02 тест на старіння вафель

Швидкість дефектів напівпровідника походить від двох аспектів, а саме швидкості виробничих дефектів (вища на ранній стадії) та швидкість дефектів у всьому життєвому циклі. Тест на стравлення вафельних виплат посилається на тестування вафель при певній напрузі температури та змінного струму, щоб з’ясувати продукти, які можуть мати дефекти на ранній стадії, тобто для підвищення надійності кінцевого продукту шляхом виявлення потенційних дефектів.

03 Виявлення

Після завершення тесту на старіння напівпровідникову мікросхему потрібно підключити до тестового пристрою за допомогою зондової картки, а потім на вафлі можна виконати температуру, швидкість та рух руху, щоб перевірити відповідні напівпровідникові функції. Будь ласка, перегляньте таблицю для опису конкретних тестових етапів.

04 Ремонт

Ремонт - це найважливіший тестовий етап, оскільки деякі несправні мікросхеми можна відремонтувати, замінивши проблемні компоненти.

05 крапка

Чіпи, що не вдалося, електричний тест були розібрані в попередніх кроках, але їх все одно потрібно позначити, щоб їх розрізнити. У минулому нам потрібно було відзначити несправні чіпси спеціальними чорнилом, щоб переконатися, що вони можуть бути ідентифіковані неозброєним оком, але тепер система автоматично їх сортує відповідно до значення даних тестів.

Крок 8: Упаковка

Після попередніх кількох процесів пластина буде формувати квадратні стружки однакового розміру (також відомі як "одиночні чіпси"). Наступне, що потрібно зробити, - це отримати окремі чіпси, вирізаючи. Нещодавно вирізані мікросхеми дуже крихкі і не можуть обмінюватися електричними сигналами, тому їх потрібно обробити окремо. Цей процес - це упаковка, яка включає формування захисної оболонки поза напівпровідниковою мікросхемою та дозволяє їм обмінюватися електричними сигналами із зовнішньою. Весь процес упаковки поділяється на п’ять етапів, а саме палички, кріплення для одного мікросхеми, взаємозв'язок, ліплення та тестування упаковки.

01 Пасажна пиляння

Для того, щоб вирізати незліченну кількість густо влаштованих чіпів із пластини, ми повинні спочатку обережно "подрібнити" задню пластину, поки її товщина не задовольнить потреби процесу упаковки. Після подрібнення ми можемо вирізати по лінії писаря на пластині, поки напівпровідниковий мікросхема не буде відокремлена.

Існує три типи технології пиляння вафель: різання лез, лазерне різання та розрізання плазми. Лезо Дізинг - це використання діамантового леза для розрізання пластини, що схильне до тертя тертя та сміття і, таким чином, пошкоджує пластину. Лазерне дихання має більш високу точність і може легко обробляти вафлі з тонкою товщиною або невеликим інтервалом ліній писаря. У плазмі крові використовується принцип травлення в плазмі, тому ця технологія також застосовна, навіть якщо інтервал лінії писаря дуже невеликий.

02 Одиничне вкладення вафель

Після того, як всі мікросхеми відокремлюються від пластини, нам потрібно прикріпити окремі мікросхеми (одиночні вафлі) до підкладки (свинцевий кадр). Функція підкладки полягає у захисті напівпровідникових мікросхем і дозволить їм обмінюватися електричними сигналами із зовнішніми ланцюгами. Для прикріплення мікросхем можна використовувати рідкі або тверді стрічки.

03 взаємозв'язок

Після прикріплення мікросхеми до підкладки нам також потрібно підключити точки контакту з двох для досягнення обміну електричним сигналами. На цьому кроці є два методи з'єднання, які можна використовувати: проводне скріплення за допомогою тонких металевих проводів та склеювання фліп -мікросхем за допомогою сферичних золотих блоків або оловних блоків. Зв'язування дроту - це традиційний метод, і технологія склопаків Flip Chip може прискорити виробництво напівпровідників.

04 лиття

Після завершення з'єднання напівпровідникової мікросхеми необхідний процес формування, щоб додати пакет до зовнішньої сторони мікросхеми для захисту інтегрованого напівпровідникового ланцюга від зовнішніх умов, таких як температура та вологість. Після того, як форма для упаковки буде виготовлена ​​за потребою, нам потрібно вкласти напівпровідникову мікросхему та епоксидну лиття (EMC) у форму та ущільнити її. Герметична мікросхема - це остаточна форма.

05 Тест упаковки

Чіпси, які вже мали свою остаточну форму, також повинні пройти остаточний тест на дефект. Усі готові напівпровідникові мікросхеми, які входять до остаточного тесту, закінчуються напівпровідниковими мікросхемами. Вони будуть розміщені в випробувальному обладнанні та встановлюватимуть різні умови, такі як напруга, температура та вологість для електричних, функціональних та швидкісних випробувань. Результати цих тестів можуть бути використані для пошуку дефектів та підвищення якості продукції та ефективності виробництва.

Еволюція технології упаковки

У міру зменшення розміру мікросхем і вимоги до продуктивності збільшуються, упаковка зазнала багатьох технологічних інновацій за останні кілька років. Деякі технології та рішення упаковки, орієнтовані на майбутнє, включають використання осадження для традиційних процесів, таких як упаковка на рівні вафель (WLP), технологія вибуху та перерозподіл (RDL), а також технології травлення та очищення для виробництва пластини.

Що таке вдосконалена упаковка?

Традиційна упаковка вимагає вирізання кожної мікросхеми з вафлі і поміщає у форму. Упаковка на рівні вафель (WLP)-це тип вдосконаленої технології упаковки, яка стосується безпосередньої упаковки чіпа, яка все ще на вафлі. Процес WLP полягає в тому, щоб спочатку упакувати та перевірити, а потім відокремити всі сформовані мікросхеми від вафлі за один раз. Порівняно з традиційною упаковкою, перевага WLP - це нижча виробнича вартість.

Розширена упаковка можна розділити на 2D упаковку, 2,5D упаковку та 3D -упаковку.

Менша 2D упаковка

Як було сказано раніше, основна мета процесу упаковки включає надсилання сигналу напівпровідникової мікросхеми назовні, а шишки, утворені на вафлі, є точками контакту для надсилання вхідних/вихідних сигналів. Ці удари поділяються на вентилятор та вентилятор. Колишня форма вентилятора знаходиться всередині мікросхеми, а останній вентилятор виходить за межі діапазону мікросхем. Ми називаємо введення/виводу сигналу вводу/виводу (вхід/вихід), а кількість введення/виводу називається кількістю вводу/виводу. Кількість вводу/виводу є важливою основою для визначення методу упаковки. Якщо кількість вводу/виводу низька, використовується упаковка вентилятора. Оскільки розмір чіпа не сильно змінюється після упаковки, цей процес також називається упаковкою масштабу чіпів (CSP) або упаковкою на рівні вафельних виробів (WLCSP). Якщо кількість вводу/виводу висока, зазвичай використовується упаковка вентиляторів, а додаткові удари необхідні шари перерозподілу (RDL), щоб забезпечити маршрутизацію сигналу. Це "упаковка на рівні вафельних виробів (FOWLP)."

2,5D упаковка

Технологія упаковки 2.5D може ввести два або більше типів мікросхем в єдиний пакет, дозволяючи маршрукувати сигнали збоку, що може збільшити розмір та продуктивність упаковки. Найбільш широко використовуваний метод упаковки 2,5D - це введення пам’яті та логічних мікросхем в єдиний пакет через силіконовий інтерпозитор. 2,5D упаковка вимагають основних технологій, таких як крізь силіконовий віас (TSV), мікро-удари та тонкі кроки RDL.

3D -упаковка

3D -технологія упаковки може ввести два або більше типів мікросхем в єдиний пакет, дозволяючи сигналам маршрутизувати вертикально. Ця технологія підходить для менших та вищих напівпровідникових мікросхем вводу/виводу. TSV можна використовувати для мікросхем з високим вмістом вводу/виводу, а проводне склеювання може використовуватися для мікросхем з низьким вмістом вводу/виводу, і в кінцевому рахунку утворюють сигнальну систему, в якій мікросхеми розташовані вертикально. Основні технології, необхідні для 3D-упаковки, включають технологію TSV та Micro-Bump.

Поки що вісім етапів виробництва напівпровідникових продуктів "обробка вафель - окислення - фотолітографія - травлення - осадження тонкої плівки - взаємозв'язок - тестування - упаковка" повністю введені. Від "піску" до "чіпів", напівпровідникова технологія виконує справжню версію "перетворення каменів на золото".

---

Vetek Semiconductor - професійний китайський виробникПокриття карбіду Tantalum, Кремнієве покриття карбіду, Спеціальний графіт, Кераміка карбіду кремніюіІнші напівпровідникові кераміки. Vetek Semiconductor прагне надати передові рішення для різних продуктів SIC вафель для напівпровідникової галузі.

Якщо вас цікавить вищезазначені продукти, будь ласка, не соромтеся зв’язатися з нами безпосередньо.  

Моб: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Електронна пошта: anny@veteksemi.com